关闭
img
返回首页  |  设为首页  |  加为收藏  |  中文  |  English  |  繁体
首页     |     关于我们     |     新闻动态     |     产品展示     |     教育培训     |     大学计划     |     设计服务     |     我要报名     |     联系方式
教育培训
Xilinx 中国区官方授权培训
  + 培训简介
  + 培训课程表
  + 课程安排
  + 热点新闻
  + 我要报名
产品搜索
联系方式
  依元素科技有限公司
电话 : 010-8275-7632
传真 : 010-6216-6151
地址:北京市海淀区海淀中街16号中关村公馆E-1503
邮箱:sales@e-elements.com
 
 培训课程表
你的当前位置 : 首页>>教育培训>>培训课程表  
课程介绍
Xilinx FPGA 通过 MicroBlaze 软处理器、PowerPC(R) 硬处理器、AXI 互连和为芯片优化的架构资源提供了新的系统设计能力水平。本课程可以加快经验丰富的 FPGA 设计者利用嵌入式开发套件(EDK)进行嵌入式系统开发的步伐。本演讲和实验还包含 Xilinx MicroBlaze 软处理器与 PowerPC 440 处理器的特性及功能。动手实验提供了进行嵌入式系统开发、调试和仿真操作的经验。
必备条件
具备VHDL或Verilog方面的基础知识
具备Xilinx工具使用和FPGA的设计经验
基本了解C语言编程
软件工具
ISE Design Suite :System Edition 13.1
硬件
Spartan-6 FPGA SP605或Virtex-6 FPGA ML605
课程概要
EDK简介;
BSB流程介绍
使用SDK开发软件
总线连接
AXI总线介绍
中断
添加硬件
处理器基础介绍
处理器系统接口
使用IPIC接口设计自己的外设
使用IPIC接口安装自己的外设
总线功能模型仿真
添加自己的IP到嵌入式系统
实验介绍
实验1:使用BSB构建硬件平台 - 通过使用Base System Builder来创建一个XPS项目,为目标板开发板创建基本的硬件系统。
实验2:添加和下载软件 - 通过使用Base System Builder来创建一个XPS项目,为目标板开发板创建基本的硬件系统。
实验3:添加IP到硬件设计中 - 学会添加IP到硬件系统中,使用GUI添加通用I/O模块,从MHS文件中直接进入内部的BlockRam。
实验4:创建用户AXI IP - 创建和添加用户AXI外设(LCD接口)到设计中。
实验5: BFM仿真 - 使用Isim仿真器进行总线功能模型仿真来验证LCD总线外设。
实验6:集成用户外设 - 添加用户IP到系统中,并集成处理器系统到ISE工程中。

返回培训课程表
 
地址: 北京市海淀区海淀中街16号中关村公馆E-1503   邮编: 100086   邮箱: sales@e-elements.com
版权所有 © 2000-2011   依元素科技有限公司  京ICP备05005710号      Designed By Chinweb.net