关闭
img
返回首页  |  设为首页  |  加为收藏  |  中文  |  English  |  繁体
首页     |     关于我们     |     新闻动态     |     产品展示     |     教育培训     |     大学计划     |     设计服务     |     我要报名     |     联系方式
教育培训
Xilinx 中国区官方授权培训
  + 培训简介
  + 培训课程表
  + 课程安排
  + 热点新闻
  + 我要报名
产品搜索
联系方式
  依元素科技有限公司
电话 : 010-8275-7632
传真 : 010-6216-6151
地址:北京市海淀区海淀中街16号中关村公馆E-1503
邮箱:sales@e-elements.com
 
 培训课程表
你的当前位置 : 首页>>教育培训>>培训课程表  
课程介绍
本课程为您提供了使用 ISE(R) 系列软件工具,利用 Xilinx CPLD 进行设计的入门知识。您将了解到 ISE 软件流程的基本知识以及如何解释 CPLD 报告来实现性能最佳的设计。本课程涵盖了 ISE 特性,如约束编辑器和 PACE。其它专题包括设计规划、实现选项和全局时序约束。最后,您还要利用 Xilinx 配置软件来配置 CPLD 演示板。
必备条件
HDL 基本知识(VHDL 或 Verilog)
数字设计经验
软件工具
Xilinx ISE 9.1i SP3
硬件
CoolRunner-II CPLD演示板
课程概要
Xilinx 产品简介
CoolRunner-II CPLD 架构
CPLD 软件流程
阅读 CPLD 报告
全局约束
CPLD 软件选项
实验介绍
实验1:Xilinx CPLD 工具流程 - 在 ISE 软件的项目浏览器(Project Navigator)中创建一个新项目。利用默认软件选项来实现设计,利用 iMPACT - Xilinx 在系统编程(ISP)软件- 来配置 CoolRunner-II CPLD 演示板。
实验2:CPLD 约束 - 采用约束来规定 CPLD 演示板项目的时钟频率、引脚位置和 I/O 标准。适配设计,分析时序和适配报告来确定性能和 I/O 布局。
实验3:CPLD 实现选项 - 采用默认软件选项来实现设计,并根据设计要求来评估设计性能。将 PERIOD 的全局时序约束应用到设计中。修改软件选项,添加 I/O 约束来满足设计的时序目标。

返回培训课程表
 
地址: 北京市海淀区海淀中街16号中关村公馆E-1503   邮编: 100086   邮箱: sales@e-elements.com
版权所有 © 2000-2011   依元素科技有限公司  京ICP备05005710号      Designed By Chinweb.net