关闭
img
返回首页  |  设为首页  |  加为收藏  |  中文  |  English  |  繁体
首页     |     关于我们     |     新闻动态     |     产品展示     |     教育培训     |     大学计划     |     设计服务     |     我要报名     |     联系方式
教育培训
Xilinx 中国区官方授权培训
  + 培训简介
  + 培训课程表
  + 课程安排
  + 热点新闻
  + 我要报名
产品搜索
联系方式
  依元素科技有限公司
电话 : 010-8275-7632
传真 : 010-6216-6151
地址:北京市海淀区海淀中街16号中关村公馆E-1503
邮箱:sales@e-elements.com
 
 培训课程表
你的当前位置 : 首页>>教育培训>>培训课程表  
课程介绍
本技术座谈向您介绍了基本连接功能概念和采用 Xilinx FPGA 实现所需的相关技术。将重点介绍收发器、PCIe(R) 技术、存储器接口以及以太网 MAC 的基础知识。 本次研讨会只介绍为本次研讨会使用的材料和探讨的课题提供理论基础的必要理论。本次研讨会是后续详细的赛灵思培训课程的补充。将提供连接功能目标参考设计 (TRD) 的设计示例和实验。此外,还将通过 IBERT 实验重点介绍 MGT 的使用
必备条件
VHDL 或 Verilog 经验或使用VHD设计或使用Verilog设计 课程
具有FPGA 设计经验或FPGA 设计基础 课程
了解数字和模拟电路设计的基础知识
了解高速串行 I/O 应用的基础知识
软件工具
ISE Design Suite:Logic or System Edition 13.1
硬件
Spartan-6 FPGA SP605或Virtex-6 FPGA ML605
课程概要
简介
收发器简介
实验 1:生成 GTP 或 GTX 内核
PCI Express 技术简介
实验 2:生成 PCIe 内核
存储器接口简介
实验 3:存储器接口设计
以太网 MAC 简介
实验 4:TEMAC 设计
AXI IP 接口简介
连接功能目标参考设计简介
实验介绍
实验 1:生成 GTP 或 GTX 内核 -使用 GTP/GTX 收发器向导来创建收发器内核。
实验 2:生成 PCIe 内核 -介绍如何使用内核生成器 (CORE Generator(TM)) 接口为 Spartan-6 或 Virtex-6 FPGA 生成 PCIe 内核。
实验 3:存储器接口设计 -通过在预编写设计中使用的存储器接口生成器 (MIG) 内核生成器 (CORE Generator) 接口来创建 DDR3 存储器控制器。下载到开发板上以验证其功能性。
实验 4:TEMAC 设计 -使用内核生成器 (CORE Generator) 接口来生成三态以太网 MAC 内核。
实验 5:IBERT 实验 -使用 ChipScope(TM) Pro 工具 IBERT 设计 在 Spartan-6 SP605 开发板上验证 GTP 链接 或在 Virtex-6 ML605 开发板上验证 GTX 链接

返回培训课程表
 
地址: 北京市海淀区海淀中街16号中关村公馆E-1503   邮编: 100086   邮箱: sales@e-elements.com
版权所有 © 2000-2011   依元素科技有限公司  京ICP备05005710号      Designed By Chinweb.net