关闭
img
返回首页  |  设为首页  |  加为收藏  |  中文  |  English  |  繁体
首页     |     关于我们     |     新闻动态     |     产品展示     |     教育培训     |     大学计划     |     设计服务     |     我要报名     |     联系方式
教育培训
Xilinx 中国区官方授权培训
  + 培训简介
  + 培训课程表
  + 课程安排
  + 热点新闻
  + 我要报名
产品搜索
联系方式
  依元素科技有限公司
电话 : 010-8275-7632
传真 : 010-6216-6151
地址:北京市海淀区北三环西路32号恒润国际大厦801
邮箱:sales@e-elements.com
 
培训课程表 你的当前位置 : 首页>>教育培训>>培训课程表
ISE FPGA 设计课程
ISE 设计工具流程 FPGA设计基础
性能设计 高级FPGA设计
利用PlanAhead分析与设计工具进行基本设计 利用PlanAhead分析与设计工具进行高级设计
利用7系列产品进行设计 利用Spartan-6和Virtex-6系列进行设计
利用ChipScope Pro工具调试技术 降低成本的设计技术
Xilinx部分重配置工具和技术 面向ASIC用户的FPGA设计
灵活混合信号(AMS) FPGA功耗最优化设计
Vivado FPGA 设计课程
利用Verilog进行设计 Vivado设计工具流程
Tcl脚本语言基础 FPGA设计基础
面向ISE Project Navigator用户的Vivado设计 Vivado设计静态时序分析和设计约束
系统Verilog验证 面向软件工程师的高层次综合
面向硬件工程师的高层次综合 基于C语言设计:Vivado HLS高层次综合
Vivado设计套件 – 面向ISE用户的高级XDC和时序分析 Vivado设计套件的高级工具和技术
语言课程
Verilog 语言课程 VHDL 语言课程
高级VHDL 语言课程 -
高速接口设计课程
PCIe协议概述 如何在一天时间内设计出XILINX连接功能系统
设计 LogiCORE PCIe系统 利用千兆位级串行I/O进行设计
利用以太网MAC控制器进行设计 Xilinx FPGA的信号完整性和电路板设计
如何设计高速存储接口 -
DSP 设计课程
如何在一天时间内设计出一个XILINX数字信号处理系统 Xilinx FPGA的基本DSP实现技巧
SystemGenerator 工具的使用 -
嵌入式设计课程
微处理器基础 SDK的C语言编程
如何在一天时间内设计出XILINX嵌入式系统 嵌入式系统设计
嵌入式系统软件开发 嵌入式开源Linux设计
Zynq EPP架构介绍 Zynq-7000 EPP系统架构
高级嵌入式系统设计 高级嵌入式系统软件开发设计
基于PetaLinux SDK的嵌入式设计 -
CPLD 设计课程
CPLD设计基础 CPLD性能设计


 

地址: 北京市海淀区北三环西路32号恒润国际大厦801   邮编: 100086   邮箱: sales@e-elements.com
版权所有 © 2000-2011   依元素科技有限公司  京ICP备05005710号      Designed By Chinweb.net