欢迎光临依元素科技有限公司!

首页 > 产品展示 > 解决方案
HAPS-SX VU440 4F

HAPS-SX VU440 4F

产品型号 :

2020-04-17 浏览次数: 253
  • 产品介绍
  • 特色
  • 产品规格
  • 实物图片


HAPS - SX VU440 4F是一个独立的系统,搭载四个Xilinx®VU440 FPGA,支持广泛的设计类型。该系统可以由一个4车道的PCIe®接口(Gen3)、USB和以太网承载。HAPS - SX VU440一块板上拥有多达1.04亿个ASIC逻辑门。丰富的固定互连路由使用LVDS形式,速度可达1.4 Gb/s。收发器主总线的运行速度为10Gb/s, 以及其4条通道的运行速度为5GB/s。



产品技术参数:


  • 四颗 Xilinx Virtex UltraScale FPGAs (A2892):

        VU440-3, -2, -1 (最快到最慢)

    芯片容量可达到1亿16百万+ ASIC (ASIC 估量)

  • 主设备使用模式

    8-lane GEN3 PCIe 通过 iPASS cable可与主机连接

    使用10/100/1000BASE-T 以太网

    USB 2.0

    Stand-alone

  • 如有额外的存储需求,可选配额外的存储卡通过DNBC3_SODM2043DNBC 连接器扩展。可扩展如下子卡:

     DDR4 (Hosted directly with DNBC3_DDR4)

     DNSODM204_SSRAM1_8V

     DNSODM204_QUADMIC (四个Mictor 连接器)

     DNSODM204_SE (移动SDRAM)

     DNSODM204_USB (USB2.0 PHY)

     DNSODM204_DDR2_2GB

     DNSODM204_DDR2_FAST

     DNSODM204_QDRII+

     DNSODM204_MICTOR_IO (两个Mictor连接器)

  • 每颗FPGA所配备的高速接口:

      QSFP+ 插槽用于4通道10 GbE 或者 单通道 40 GbE 以太网

      4SFP+ 插槽

  • 每颗FPGA上配备有16-lanes DNTC (DINI 收发连接器),可以支持以下接口:

      16-lane PCIe (GEN1/GEN2/GEN3)

      CX4, 以太网, XAUI, Infiniband

      16通道 SFP+ 插槽 用于 10 GbE 以太网

      4通道 QSFP+ 插槽 用于 40 GbE 以太网

      16通道 USB3.0/2.0 (A,AB,B)

      16通道 Serial-ATA II(SATA II)

      16通道 SMA 连接器

  • TMB busses: FPGA和配置 FPGA之间预配置的高速数据传输领域

     FPGAs和配置FPGA之间可达到5 GB/s DMAw/ PCIe/USB/Ethernet 连接到PC)

  • 全网状单通道GTH收发器互联

      A↔B, A↔C, A↔D, B↔C, B↔D,C↔D

  • Main Bus (YMB) 用于四颗FPGA之间的总线互联

     40个单端信号

  • Marvell MV78200 Discovery 创新双核 CPU (插槽)

     1 GHz 时钟

     2 USB2.0 端口 ( B 型连接器)

    2Serial-ATA II连接器可拓展2 个外部硬盘 (SATA II)

    千兆以太网接口

              10/100/1000 GbE (RJ45 连接器)

     SheevaTM CPU Core (ARM v5TE compliant)

        支持无序执行

        单和双精度IEEE兼容的浮点

        16位拇指指令集增加代码密度

        DSP指令信号处理应用程序的性能提升

        MMU支持虚拟内存特性

        双缓存:32KB的数据和指令,奇偶校验的保护

        L2缓存:512KB统一L2缓存每CPU(共有1mb),ECC保护。

     1 GB 外部 DDR2 SDRAM

        组织在一个128M x 64配置

        400 MHz (800 MHz DDR数据率)

     RS232端口用作终端样式观察

     在完成配置后,2CPU完全开放用户使用    

      Linux操作系统

        源程序和案例通过GPL licencse(免费)

        ~15CPU启动

  • 5个独立的低偏移全局时钟网络和单独固定时钟

     5个,高分辨率,可供用户编程合成的 G0-G4

        Silicon Labs Si5326: 2kHz to 945 MHz可调

     用户通过Marvell up RS232,USB,PCIe,以太网配置

     全局时钟网络分布平衡,保证布线等长

  • 可以通过每个FPGA上的12个子卡连接器进行自由的定制和堆叠 

     DNBC (DINI Bank Connector) 扩展连接器

          每一个DNBC连接器包含:

             子卡 (1 12 个连接器 )

          增加FPGAFPGA互联 (板间或内部)

     连接器:无版权现成的;便宜的

     24LVDS差分信号+4单端+时钟

         52 个单端

     所有信号在源同步LVDS传输时可达到700MHz   

     子卡信号电压(+1.2V to +1.8V)

     复位

    母板卡对子板供电有(保险丝):

     +12V (24W max), +3.3V (10W max)

     通过LVDS对子卡进行管家复用(最高可达10x

       USB, cabled PCIe, Ethernet, JTAG

通过USB stick进行独立配置

提供配置错误报告

加速配置回读进行高阶调试

  • RS232端口为嵌入式FPGA-based SOC up 进行调试

    可以到达所有的FPGA

  • 通过JTAG完全支持内嵌的逻辑分析

    Vivado 逻辑分析仪 其他第三方解决方案

    ProtoLink™调试可以通过DNBC适配卡连接到任何:DNBC3_ProtoLink

  • FPGA控制状态LED:

   提供足够数量的多颜色LED.



资料下载

联系我们

  • 025-58800523

    电话:025-58800523

  •  sales@e-elements.com

    邮箱:sales@e-elements.com

  • 南京市高新区星火路17号集成电路产业中心B座1003

    地址:南京市高新区星火路17号集成电路产业中心B座1003

×
×
×