首页 > 新闻动态 > 教育培训

2024年依元素FPGA就业加速计划—逻辑设计开发（第1期）

2024-04-29 725

课程背景

FPGA（现场可编程门阵列）被称为“万能芯片”。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA具有直接面向用户，灵活性和通用性极大，使用方便，硬件测试和实现快捷等特点。

近年来，FPGA技术广泛应用于工业控制、医疗、测试测量、有线通信、无线通信、数据中心、消费类、广播&A/V，在人工智能等新兴领域也有广泛和深入的应用，各个行业对FPGA人才的需求越来越大。

本课程是在AMD 联合支持下，依元素科技推出的FPGA就业岗前学习课程之一，基于AMD最常用的7系列器件和UltraScale器件架构进行教学，熟悉AMD Vivado设计工具开发，进行基本设计分析、时序约束和分析，旨在帮助学员同步企业入门培训课程内容，快速适应岗位需求，同时为就业入职，岗位提升等进一步学习打下良好的基础。

培训对象

u在校即将毕业学生、本科生/研究生均可

u近期有就业需求的相关FPGA硬件设计和软件开发人员

u软件开发向FPGA硬件开发领域转换的相关技术人员

培训费用

u完全免费

培训时间及形式

u培训日期：2024年5月27日 - 5月31日

u培训形式：腾讯会议系统-线上

专家团队

AMD官方授权培训合作伙伴 - AMD 官方认证培训讲师

课程大纲

时间	章节	章节内容	负责人
第1天上午	利用7 系列FPGA进行开发-1	Ø7 系列FPGA 简介 Ø7 系列CLB 架构 Ø7 系列时钟资源 Ø实验1：7系列时钟资源
第1天下午	利用7 系列FPGA进行开发-2	Ø7 系列存储器资源 Ø实验2: 7系列存储资源 Ø7 系列DSP 资源 Ø实验3：7系列DSP资源
第2天上午	利用7 系列FPGA进行开发-3	Ø7 系列I/O 资源 Ø实验4：7系列I/O资源 Ø7 系列专用硬件 ØHDL 编码技术
第2天下午	使用 UltraScale 和 UltraScale+ 架构进行设计-1	ØUltraScale 架构简介 ØUltraScale CLB 架构 ØUltraScale 时钟资源 ØUltraScale 时钟迁移 Ø实验5：如何使用UltraScale 时钟
第3天上午	使用 UltraScale 和 UltraScale+ 架构进行设计-2	ØUltraScale 存储资源 Ø实验6：如何使用UltraRAM ØUltraScale DSP资源 Ø实验7：如何使用UltraScale DSP
第3天下午	使用 UltraScale 和 UltraScale+ 架构进行设计 -3	ØUltraScale I/O 资源 Ø实验8：UltraScale IO资源 ØUltraScale 设计迁移技术 Ø介绍 UltraScale+ 系列
第4天上午	使用Vivado Design Suite设计FPGA -1	Ø介绍 Vivado 设计流程 Ø基于项目的 Vivado 设计流程 Ø实验9：Vivado设计流程 Ø综合和实现 Ø实验10：综合和实现
第4天下午	使用Vivado Design Suite设计FPGA -2	ØVivado IO管脚分配 Ø实验11：Vivado IO管脚分配 ØVivado IP流程 Ø实验12：Vivado IP流程
第5天上午	使用Vivado Design Suite设计FPGA -3	Ø介绍时钟约束 Ø实验13：介绍时钟约束 Ø生成时钟 ØIO约束和虚拟时钟 Ø实验14：IO约束和虚拟时钟 Ø静态时序分析报告
第5天下午	课程总结和答疑	Ø课程总结 ØEGO-LINK线上项目考核 Ø抽奖 Ø现场招聘会