一同来战 | 2018年第二届全国大学生FPGA创新设计竞赛！

大赛背景

为了加强全国高校学生在数字系统设计领域尤其是可编程逻辑器件应用领域创新设计与工程实践能力，培养大学生积极主动寻找工作任务并利用先进技术平台进行创新设计的能力，丰富和活跃校园创新创业学术氛围，推进高校与企业的人才培养合作共建，为社会培养具有创新思维、团队合作精神、解决复杂工程问题能力的优秀人才，由教育部电子信息类专业教学指导委员会及国家级实验教学示范中心联席会联合组织面向全国大学本科学生及研究生的全国FPGA创新设计邀请赛。

本次邀请赛主要邀请国内设置电子电气类相关专业（电子、信息、电气、自动化、仪科、计算机等）本科高校的在校本科生及研究生参赛。   

组织架构

主办单位

教育部电子信息类专业教学指导委员会

国家级实验教学示范中心联席会

承办单位

东南大学

南京集成电路产业服务中心（ICisC）

美国赛灵思公司与依元素科技做为本次大赛的协办单位与支持单位，我们准备了共300套板卡做为竞赛同学免费借用申请。

竞赛平台

平台1 : Xilinx Artix-7 FPGA核心板

FPGA核心板与IO扩展板配合使用示意图

本核心板采用Xilinx Artix-7 FPGA系列芯片。该平台集成了FLASH、SRAM等的器件，配备搭建FPGA最小系统常用的LED、UART、数码管等外设。并通过扩展连接器将100多个IO管脚引出，方便学生对最小系统进行DIY扩展。系统采用USB供电，小巧便捷，扩展方便，搭配扩展底板，可以把所有的BGA IO都扩展成容易使用的扩展口，学生可以很方便的利用这种扩展接口来扩展传感器与外设和实现自己的创作和灵感，以增加学生的FPGA动手实践能力，是大学生参与创新设计竞赛的理想平台。依元素科技另提供连接器PCB库，方便参赛同学制作底板。 

功能特性：

• 采用 Xilinx XC7A35T-1CSG324C芯片

• 5200个逻辑Slices，每个包含4个6输入LUT和8个触发器

• 片上的模数转换器（XADC）

• 1800 Kbits的Block RAM

• 90个DSP48E单元

• 5个时钟管理单元，每一个都包含MMCM和PLL

• USB-UART接口

• USB-JTAG接口

• 4位数码管和8个LED

• 4个6x2Pmod接口（可以提供32个I/O）

• 2个FX80接口(可以提供100个I/O)

• JTAG配置接口

• SPI FLASH存储器

• SRAM存储器

核心板 IO扩展板：

该IO扩展板是依元素科技专门针对其Artix-7、ZYNQ核心板配套使用，配合对应的FPGA/ZYNQ核心板可以方便的将其大量IO从高密度的板间连接器引出排针形式。学生们可以方便的通过杜邦线来连接各种功能扩展小模块。

IO扩展板实物照片与接口标示

功能特性：

• 用于核心板IO扩展，提供PMOD与排座多种形式；

• 提供两个FX8连接器用于连接FPGA核心板；

• 提供4个PMOD连接器用于32路IO扩展；

• 提供两个2x23pin的排座用于大量GPIO扩展；

• 提供DC电源输入接口；

• 提供MicroUSB电源接口；

平台2:  Xilinx大学计划Artix-7 FPGA口袋实验平台EGO1

Xilinx大学计划口袋实验平台EGO1平台是赛灵思大学计划-依元素科技与上海交大联合开发的适用于学生学习、创新设计的便携式FPGA实验平台。该平台板载Xilinx 28nm工艺的Artix-7系列FPGA芯片，外围连接有LED灯、拨码开关、七段数码管、按键等基本接口；以及VGA、音频和蓝牙等接口；此外该平台还具有板载AD/DA模块以及丰富IO扩展接口，可以满足学生自主学习练习与EDA课程实验需求。

规格特性 : 

• 板载FPGA芯片：Xilinx Artix-7 XC7A35T

• 时钟：100MHz

• 配置方式：USB-JTAG/SPI Flash

• 存储器：

• SRAM：2Mbit

• SPI Flash：N25Q032A

• 通用 IO：

• Switch：x8 

• LED：x16

• Button：x5 

• DIP：x8 

• 通用扩展IO：32pin

• 音视频/显示：

• 7 段数码管：x8

• VGA 视频输出接口

• Audio 音频接口

• 通信接口：

• UART：USB 转 UART

• Bluetooth：蓝牙模块

• 模拟接口:

• DAC:8-bit分辨率

• XADC:2路12bit 1Msps ADC

平台3 : PYNQ-Z2

PYNQ-Z2 开发板是Xilinx 大学计划支持PYNQ开源框架的第二代最新开发平台，根据第一代的反馈做功能升级。PYNQ开源框架可以使嵌入式编程用户在无需设计可编程逻辑电路的情况下充分发挥Xilinx Zynq SoC的功能。PYNQ-Z2除支持传统ZYNQ开发方式外，还可支持Python进行SoC编程，并且代码可直接在PYNQ-Z2上进行开发和调试。可编程逻辑电路以硬件库的形式导入并且可以通过API编程，这种方式基本上与软件库的导入和编程方式相同。

PYNQ-Z2 开发板以ZYNQ  XC7Z020 FPGA为核心，配备有以太网，HDMI输入/输出，MIC输入，音频输出，Arduino接口，树莓派接口，2个Pmod，用户LED，按钮和开关。  兼容树莓派连接器、Arduino屏蔽连接器以及Pmod连接器可以支持多种配件拓展，同时这些接口也可以用作GPIO 。

ZYNQ XC7Z020-1CLG400C：

• 650MHz双核Cortex-A9处理器

• DDR3内存控制器，具有8个DMA通道和4个高性能AXI3从端口

• 高带宽外设控制器：1G以太网，USB 2.0，SDIO

• 低带宽外设控制器：SPI，UART，CAN，I2C

• 可从JTAG，Quad-SPI闪存和microSD卡进行编程

• Artix-7系列可编程逻辑

• 13,300个逻辑片，每个具有四个6输入LUT和8个触发器

• 630 KB的快速block RAM

• 4个时钟管理片，每个片都有一个锁相环（PLL）和混合模式时钟管理器（MMCM）

• 220 DSP切片

• 片上模数转换器（XADC）

存储：

• 带有16位总线@1050Mbps的512MB DDR3

• 16MB Quad-SPI闪存，具有出厂编程的全球唯一标识符（兼容48位EUI-48/64™）。

• MicroSD插槽

供电：

• 由USB或任何7V-15V电源供电

• USB和以太网：

• 千兆以太网PHY

• USB-JTAG编程电路

• USB-UART桥

• USB OTG PHY（仅支持主机）

音频和视频：

• 具有24bit DAC且支持I2S协议的3.5mm TRRS 插孔

• 3.5mm线路输入插口

• HDMI接收端口（输入）

• HDMI源端口（输出）

开关，按钮和LED：

• 4个按钮

• 2个滑动开关

• 4个LED

• 2个RGB LED

扩展连接器：

• 两个标准Pmod端口

• 16个FPGA I/O接口 (与树莓派接口共享8个Pin)

• Arduino屏蔽连接器

• 24 个FPGA I/O

• 6个 XADC的单端0-3.3V模拟输入

• Raspberry Pi 连接器

• 28个FPGA I/O (与 Pmod A接口共享8个）

2017 年全国大学生FPGA创新竞赛作品案例

平台借用方法

1.     Xilinx 对参赛作品器件要求

本科生组：

a. 器件逻辑资源不大于 Artix-7 XC7A35T

b. 资源不大于 ZYNQ7020 的 ZYNQ 器件 (建议本科组选用前者，鼓励纯 FPGA 设计。)

c. 为支持同学完成更好的作品，作品为图像处理项目方向，需要将SRAM升级大容量者，可以在技术群向依元素科技提出申请，由依元素科技审核后才给于升级。

研究生组：

a. 资源不大于 ZYNQ7020 的 ZYNQ 器件

b. MPSoC

2.  Xilinx 开发板借用申请平台（比赛结束后归还）

https://www.wenjuan.com/s/qAZNvm/

具体安排

发布竞赛通知

2018年7月下旬

初赛报名时间

2018年9月10日-9月30日

作品设计时间

2018年9月-2018年11月

作品提交时间

2018年11月30日下午18：00之前

初赛评审时间

2018年12月5日左右

复赛时间地点

2018年12月上旬，南京

竞赛详情

大赛详情及报名方式参见官网

竞赛网站：http://www.fpgachina.cn

竞赛交流群：613800585

XILINX竞赛技术支持群: 212428961

我们欢迎关心新工科建设、双一流建设的老师加入Xilinx大学计划，我们有一系列的培养方案改革案例、最新课改成果、可以供您参考，关于Xilinx/Arm联合实验室建设、课程改革、Vivado软件捐赠、校企共建课程、FPGA师资培训、学生竞赛、学生讲座等联系我们。

合作意向联系方式：edu@e-elements.com