2019年3月28日在线免费培训-使用UltraScale架构进行设计
美国赛灵思官方授权培训伙伴依元素科技,以赛灵思最新的客户培训课程,通过Webex在线举办免费培训。 近期推出最新的在线免费培训 “使用UltraScale架构进行设计”。 Xilinx 全新的16 纳米及20纳米工艺UltraScale™ 系列基于首款全可编程架构,不仅覆盖从平面到 FinFET 技术乃至更高技术的多个节点,同时还可从单片 IC 扩展至 3D IC。在20纳米技术领域,Xilinx 率先推出了首款 ASIC-Class 全可编程架构,不仅支持数百Gb 级的系统性能,在全线路速度下支持智能处理,而且还可扩展至 Tb 和Tf级别。在16 纳米工艺方面,UltraScale+ 系列将全新存储器、3D-on-3D 和多处理SoC (MPSoC) 技术进行完美结合,可实现领先一代的价值。本课程主要基于20nm工艺的UltraScale架构产品,将向您介绍UltraScale器件架构及其内部常用模块的使用。
我们诚挚邀请您参加“赛灵思(Xilinx) FPGA课程网上免费培训”。
日期 : 2019年3月28日 (星期四)
课程名称:使用UltraScale架构进行设计
时间 : 下午2:30~4:30
培训方式 : 通过Webex在线培训系统进行
报名方式 : 请登录网址http://www.e-elements.com/baoming/bm/id/15.shtml , 在网上自行报名;
报名成功后,依元素将在培训开始前发送培训会议链接到报名邮箱。
截止日期 : 2019年3月28日上午10点
培训费用 : 免费,网上名额有限, 请及早报名!
必备条件 : 具有一定的VHDL或Verilog语言基础
软件工具 : Vivado System Design Suite 2017.4
【培训对象】
课程主要针对从事可编程系统开发的工程人员、科研人员和教学教师,以及对FPGA开发有兴趣的在校学生。
【培训主題】
使用UltraScale架构进行设计
Designing with the UltraScale Architecture
【培训内容】
课程介绍
本课程向新老设计人员介绍了 UltraScale™ 器件架构的最新内容,包括介绍全新CLB资源、时钟管理资源(MMCM 和 PLL)、全局和区域时钟资源、存储和DSP资源、源同步资源及IO接口模块特性。 同时,也阐述了如何将原有设计移植到最新UltraScale器件架构上。
课程概要
UltraScale 架构简介
设计迁移软件推荐
CLB 架构和HDL编码类型
时钟控制资源
存储和 DSP 资源
I/O 资源
最新活動
- Wednesday 20, 2024
- Monday 18, 2024
- Wednesday 06, 2024
- Tuesday 29, 2024
- Friday 18, 2024
- Tuesday 14, 2020
公司新闻
- Wednesday 20, 2024
- Monday 18, 2024
- Wednesday 06, 2024
- Tuesday 29, 2024
- Friday 18, 2024
- Tuesday 14, 2020